GAA로 초미세 공정의 전력 효율 저하 개선해
30일 삼성전자가 세계 최초로 게이트올어라운드(GAA) 기반의 3㎚(나노미터) 반도체 공정 양산을 시작한다. 28일 삼성전자는 차세대 GAA 기반 나노 반도체 공정 양산 사실을 공식 발표했다.
앞서 삼성전자는 지난해 10월 파운드리 포럼에서 GAA 기반 3나노 반도체를 올해 상반기 내 양산하겠다고 공언한 바 있다. 지난달 20일 조 바이든 미국 대통령은 삼성전자 평택 공장을 찾아 시제품에 서명했다. 당시 이재용 삼성전자 부회장이 윤석열 대통령과 바이든 대통령에게 이 제품을 직접 소개했다.
업계에서는 3나노 반도체 생산으로 차세대 파운드리 1위인 대만 TSMC를 단번에 따라잡을 수 있을 것으로 보고 있다. 시장조사업체 트렌드포스에 따르면 TSMC와 삼성전자의 지난 2분기 파운드리 시장점유율은 각각 52.9%와 17.3로 격차가 크다. 하지만 선진 공정으로 분류되는 10나노 이하에서는 6대4의 비율로 삼성전자가 TSMC를 추격하고 있다.
현재 10나노 미만 초미세 공정을 도입한 회사는 현재 대만의 TSMC와 삼성전자 단 두 곳뿐이다. 다른 업체들이 막대한 투자비 부담으로 대부분 기술 개발을 포기하면서 초미세 공정 시장은 두 회사가 수년째 양분하고 있다.
GAA는 초미세 공정의 가장 장애요인으로 꼽히는 전력 효율 저하 문제를 극복하기 위해 도입된 신기술로 삼성은 20년 이상 GAA에 투자했다. 윗면, 앞면, 뒷면 등 총 3면을 트랜지스터의 게이트로 사용하는 핀펫과 달리 게이트의 아랫면까지 사용해 칩 면적과 소비 전력, 누설 전류를 줄이는 동시에 세밀한 제어가 가능하다. GAA 기반 3나노 공정을 사용할 경우, 7나노 핀펫 대비 칩 면적은 45%, 소비전력의 경우 50% 절감할 수 있으며 성능도 35% 가량 향상된다.
경쟁업체인 TSMC와 인텔은 각각 올해 하반기과 내년 하반기를 양산 목표 시점으로 제시했다. 삼성전자와 6개월~1년 늦게 양산되는 셈이다. GAA 도입도 삼성전자가 앞서 있다. TSMC는 2나노 공정부터 GAA를 도입하고 파운드리 시장에 재진출한 인텔은 3나노 공정에 기존의 핀펫 기술을 접목할 예정이다.
삼성전자가 경쟁업체 보다 앞서 3나노 공정을 선보이면서 향후 파운드리 분야에서 유리한 위치를 선점할 수 있을 것으로 전망된다. 반도체에서 ‘나노’는 회로의 선폭을 의미하는데, 선폭이 짧을수록 고효율·고성능의 반도체를 만들 수 있고 생산성까지 올라가기 때문에 먼저 공정 양산을 시작한 기업에 수주가 몰릴 수밖에 없다.
하지만 완성도가 중요하다. TSMC와 삼성전자는 모두 지난해부터 올해 초까지 주력 고객사의 반도체 생산에 차질을 빚었다. 초미세화 지속으로 반도체 공정 난도가 높아지면서, 업체들도 대응에 어려움을 겪고 있다.
생산된 제품 중 절반 이상에서 결함이 생겨, 버려야 한다면 수익성이 전혀 없기 때문에 수율 관리가 필요하다. 기술의 완성도를 높이지 않으면 고객사의 주문량이나 납기 등 요구에 맞추지 못해, 3나노 공정을 개발하고도 제품 생산은 미루는 등 상황이 발생할 수도 있다.
당초 일각에서는 삼성전자가 수율 문제로 최첨단 기술인 GAA 기반 나노 반도체 공정 양산을 미루는 것이 아니냐는 우려가 제기됐다. 실제 올해 초에는 초미세 공정 파운드리 수율 문제로 주요 고객사가 이탈했다는 소문까지 돌았다.
하지만 삼성전자가 안정적인 수율을 확보할 경우 TSMC 등 경쟁업체에 비해 한발 앞서 핵심 고객을 확보할 수 있게 된다. 파운드리 사업의 구조상 공정 기술력 차이는 고객사의 수주물량과 직결되는 핵심 요소이다.
